PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-085466

(43) Date of publication of application: 25.03.1994

(51)Int.CI.

H05K 3/46 H05K 1/09

(21)Application number: 04-232118

(71)Applicant: KYOCERA CORP

(22)Date of filing:

31.08.1992


(72)Inventor: IRUMAGAWA YUTAKA

SUENAGA HIROSHI

(54) MULTILAYER CIRCUIT BOARD

(57)Abstract:

PURPOSE: To prevent the generation of a recess, which is generated in the surfaces of via hole conductors filled with a conductive paste, when the conductive paste is filled in through holes, which are used as the via hole conductors, and to make to nil the continuity failure of the via hole conductors. CONSTITUTION: A multilayer circuit board 10 consists of glass and ceramic, via hole conductors 5 for connecting internal wirings 3 to each other and the internal wirings 3 and surface wirings 4 to each other are formed using a material obtainable by calcining a conductive paste consisting of conductive powder, an inorganic binder and an organic vehicle and at the same time, the viscosity of the shear rate 1 of the conductive paste is 2600 to 4200 poises and the viscosity of the shear rate 5 of the paste is 1050 to 1350 poises.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平6-85466

(43)公開日 平成6年(1994)3月25日

(51)Int.Cl.⁵

識別記号

FΙ

技術表示箇所

H05K 3/46

T 6921-4E

庁内整理番号

H 6921-4E

1/09

A 6921-4E

審査請求 未請求 請求項の数1(全 6 頁)

(21)出願番号

特願平4-232118

(22)出願日

平成 4年(1992) 8月31日

(71)出願人 000006633

京セラ株式会社

京都府京都市山科区東野北井ノ上町5番地

(72)発明者 入間川 裕

鹿児島県国分市山下町1番1号 京セラ株

式会社鹿児島国分工場内

(72)発明者 末永 弘

鹿児島県国分市山下町1番1号 京セラ株


式会社鹿児島国分工場内

(54) 【発明の名称 】 多層回路基板

(57)【要約】

【目的】 ビアホール導体となるスルーホールに導電性 ペーストを充填した時に、充填したビアホール導体の表 面に発生する凹みを防止し、ビアホール導体の導通不良 を皆無とした多層回路基板を提供する。

【構成】 ガラスーセラミックから成る多層回路基板1 0であって、内部配線3間及び内部配線3と表面配線と を接続するビアホール導体5が、導電性粉末と、無機バ インダーと、有機ビヒクルからなる導電性ペーストを焼 成して形成されるとともに、その導電性ペーストのずり 速度1が2600~4200ポイズ、ずり速度5が10 50~1350ポイズである。



【特許請求の範囲】

【請求項1】 ガラスーセラミックから成る絶縁層間に 低抵抗の金属材料から成る内部配線を配置した回路基板 本体の表面に、表面配線を配置するとともに、前記内部 配線間及び内部配線と表面配線とをピアホール導体を介 して接続して成る多層回路基板であって、

前記ビアホール導体は、導電性粉末と、無機バインダーと、有機ビヒクルから成り、ずり速度1の粘度が2600~3800ポイズで、且つずり速度5の粘度が1050~1350ポイズである導電性ペーストを焼成して形成されていることを特徴とする多層回路基板。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は電子機器に利用される多層回路基板、特にガラスフリットに無機物フィラーを添加した低温焼成可能な多層回路基板に関するものである。

[0002]

【従来の技術】一般に電子機器に使用される多層回路基板は高密度化、高速化、高信頼性化、低価格化などが求められている。従来は、これらの要求に対応するために銅張りしたエポキシ・フェノールなどを用いた有機基板、もしくはMo、Wなどを配線材料として用いたアルミナセラミック多層回路基板が用いられていた。しかし、近年、先に述べた高密度化等の要求もさらに厳しくなってきている。前述の有機基板においては熱膨張係が高く、熱伝導率が悪いために熱的信頼性に劣り、また、アルミナセラミック多層回路基板においては配線材料としてMo、Wなどを使用するために導体抵抗が高く、高速化への対応に限界があり、かつ高温焼成であるため価格にも高いという欠点があった。

【0003】これらの要求に応えるために、基板材料として、ガラスフリットにアルミナ等の無機物フィラーを添加し、内部配線にAu、Ag、Cuなどの低融点、低抵抗の貴金属材料、即ち、低抵抗の金属材料を用いた低温焼成可能な多層回路基板が提案されている(例えば、特開昭61-108192号公報参照)。

【0004】ここで、多層回路基板は、低抵抗の金属材料の内部配線を配置したガラスーセラミックから成る絶縁層を積層した回路基板本体の表面に、表面配線を配置するとともに、前記絶縁層内に内部配線間及び内部配線と表面配線とを接続するビアホール導体を形成した構造となっている。

【0005】このような多層回路基板の製造は、まずガラスーセラミックから成るグリーンシートを形成し、このグリーンシートにビアホール導体が充填されるスルーホールを形成し、次にこのスルーホール内に導電性ペーストを充填し、さらに所定形状の内部配線となる導電性ペーストで印刷、乾燥する。このように形成されたグリーンシートを複数枚圧着積層して、所定雰囲気、所定温

度条件で一体焼結を行う。その後、焼成した回路基板本体上に所定形状の表面配線となる導電性ペーストで印刷 形成し、所定雰囲気、所定温度条件で焼きつける。

【0006】前記多層回路基板の製造工程では、ガラスーセラミックから成る絶縁層の焼結は、通常のアルミナセラミックに比較して、900℃前後の低温で焼成されるため、この絶縁層と同時に焼成される内部配線及びビアホール導体を構成する導電性ペーストの焼結挙動を絶縁層(グリーンシート)の焼結挙動と近似させることが重要である。通常、内部配線、ビアホール導体として、低融点で且つ低抵抗の金属粉末を主成分とする導電性ペーストが用いられる。しかし、導電性粉末の融点が低いために、内部配線と基板の絶縁層との焼結挙動が合わず基板の反りを生ずる。特に、Au及びCuに比べて融点が低いAgを用いた場合は基板の反りが顕著である。

【 O O O 7 】 このような基板の反りを解決するために、 内部配線及びビアホール導体を構成する導電性ペースト に低融点ガラスフリットを添加して焼結挙動を近似させ ることが提案されている。

[8000]

【発明が解決しようとする問題点】しかし、内部配線及びビアホール導体を形成する導電性ペーストにガラスフリットを添加したものを用いると、上述の製造工程で、グリーンシートのスルーホールにビアホール導体となる導電性ペーストを充填し、さらにグリーンシート上に内部配線となる配線パターンを印刷し、このグリーンシートを複数枚積層する際に、スルーホールの開口で充填した導電性ペーストの凹みが発生してしまう。

【0009】この状態で、焼成工程で、導電性ペーストのガラス成分が凹みに流入して、ビアホール導体での導通不良が発生することがある。

【0010】このような導通不良を解消するには、ビアホール導体となるスルーホールに導電性ペーストを充填した時に、スルーホールに充填した導電性ペーストの表面が凹まないようにすることが重要となる。この凹み発生の原因としては、スルーホールに導電性ペーストを充填する際には、敷紙上にグリーンシートを載置して、内部配線となる配線パターンの形成と同時にスルーホール内に導電性ペーストを充填するが、この工程を終了した後、グリーンシートを敷紙から剥離した時に、この敷紙上に、スルーホールに充填した導電性ペーストの一部が残存してしまい、この結果、スルーホール内の導電性ペーストの充填量が不足してしまうため、グリーンシートの裏面側のスルーホールの開口やまた表面側の開口で凹みが発生してしまう。

【0011】本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、ビアホール導体となるスルーホールに導電性ペーストを充填した時に、充填したビアホール導体の表面に発生する凹みを防止し、ビアホール導体の導通不良を皆無とした多層回路基板を提供する

ことである。

[0012]

【問題点を解決するための手段】本発明は、ガラスーセラミックから成る絶縁層間に低抵抗の金属材料から成る内部配線を配置した回路基板本体の表面に、表面配線を配置するとともに、前記内部配線間及び内部配線と表面配線とをピアホール導体を介して接続して成る多層回路基板であって、前記ピアホール導体は、導電性粉末と、無機パインダーと、有機ビヒクルから成り、前記ピアホール導体は、導電性粉末と、無機パインダーと、有機ビヒクルから成り、ずり速度1の粘度が2600~3800ポイズで、且つずり速度5の粘度が1050~1350ポイズである導電性ペーストを焼成して形成されている。

[0013]

【作用】一般に、粘度は、Herscheh-Bulk leyの流動方程式より導かれる。

[0014]

 $\eta = S - S_0 / D$

 $s-s_0 = \mu D^n$

上式で、

S : ずり応力 S₀ : 降伏値 D : ずり速度

μ : 非ニュートン粘度係数n : 非ニュートン粘度指数

η : 粘度

本発明で、ずり速度1の粘度は、導電性ペーストの構造 的な粘度を示し、応力の低い状態であり、長期保存後の 安定性やスクリーン印刷した後のスルーホールに充填さ れた状態の静止形状に大きく寄与する。

【0015】ずり速度1の粘度が2600ポイズ未満であると、ペーストを長期保存していると、Agなどの導電性粉末の比重が大きいため、無機バインダー、有機ビヒクル中の有機バインダーが導電性粉末を支えきれず、導電性粉末の沈降現象を起こし、スクリーン印刷時のスクリーンメシュの目ずまりが発生してしまい、印刷性を悪化させる。

【0016】また、ずり速度1の粘度が3800ポイズを越えると、ペーストを長期保存していると、Agなどの導電性粉末が互いに凝集してしまい、増粘現象を起こしてしまう。これは、導電性ペースト中の有機バインダーの配合量などかが相対的に多くなり、導電性粉末が相互に接触する確立が高くなるためである。

【0017】本発明でずり速度5の粘度は、スクリーン印刷時、スキージや印刷直後スクリーンが印刷された導電性ペーストから剥離された状態の粘度を示し、応力がかかった状態であり、スクリーンメッシュの通過のし易さに寄与するものである。

【0018】ずり速度5の粘度が1050ポイズ未満で

あると、導電性ペーストをスクリーン上でスキージで移動させた印刷した際に、スルーホールに充填したビアホール導体の周囲にニジミが発生しやすく、内部配線パターンとのマイグレーションなどがによる導通不良が発生する。

【0019】また、ずり速度5の粘度が1350ポイズを越えると、スルーホールに充填した導電性ペーストが、充填されたことを確認するための敷紙に大量に取られ、ビアホール導体の上部に凹みが発生してしまう。これにより、積層後に上下の内部配線パターンとの導通不良が発生してしまう。

【 O O 2 O 】従って、本発明の多層回路基板によれば、 ビアホール導体の凹みが発生することなく、安定してビ アホール導体を形成することができ、生産性にすぐれ、 且つ導通不良のない多層回路基板が得られる。

[0021]

【実施例】以下、本発明を図面に基づいて詳説する。図において、多層回路基板10は、絶縁層2a、2b、2cと、内部配線3・・と、表面配線4と、ビアホール導体5・・・とから成る回路基板本体1と、該回路基板本体1上形成された表面導体4とから構成されている。

【0022】回路基板本体1は、絶縁層2a、2b、2cの層間に所定回路パターンに対応して内部配線3・・・が形成され、さらに該内部配線3及び表面に形成される表面配線4と内部配線3・・・とを接続するために、絶縁層2a、2b、2cを貫くピアホール導体5・・から成り、焼成された回路基板本体1においては、絶縁層2a、2b、2cの焼結反応により一体化されることになる。

【 O O 2 3 】 絶縁層 2 a 、 2 b 、 2 c は、低温焼成可能なガラスーセラミック材料、例えばM g O ー S i O 2 ー A I 2 O 3 不 、 C a O ー S i O 2 ー A I 2 O 3 系 、 C a O ー S i O 2 ー A I 2 O 3 系 、 M g O ー C a O ー S i O 2 ー A I 2 O 3 系 、 C a O ー S i O 2 ー A I 2 O 3 系 、 C a O ー S i O 2 ー A I 2 O 3 系 、 M g O ー C a O ー S i O 2 ー A I 2 O 3 系 のガラス成分とアルミナ、ムライト、コージェライトなどの無機物フィラーとを主成分とするグリーンシート部材を焼成して得られる。尚、無機物フィラーはガラス成分に対して通常 1 O ~ 4 5 w t %程度添加される。

【0024】内部配線3は、絶縁層2a、2b、2c間に配置され、所定回路パターンを達成する所定パターンに形成されている。具体的には、グリーンシート部材の主面に内部配線3となるAg系導電性ペーストを厚膜手法により形成し、シート部材と同時に焼成することにより形成される。

【0025】ビアホール導体5は絶縁層2a、2b、2c間の内部配線3・・・及び内部配線3・・と表面配線4・・とを接続するために形成され、具体的にはシート上にスルーホールを形成して置き、上述の内部配線3・・を形成するAg系導電性ペーストを印刷する際に、

この導電性ペーストをスルーホール内に充填し、さらにシート部材と同時に焼成することにより形成される。

【0026】表面配線4は、回路基板本体1の一方又は両主面に所定の高密度パターンで形成されている。表面配線4は、例えば、マイグレーションを起こしにくいCu系導電性ペーストの印刷、焼きつけにより形成される。尚、表面配線4の形成と同時に、回路基板本体1上に搭載される電子部品6の端子電極パッドや、信号の出力端子を形成することができる。

【0027】また、基板本体1の一方又は両主面に必要に応じて電子部品6などが搭載される。

【0028】次に、上述の多層回路基板1の製造方法を 説明する。

【0029】先ず、上述のガラス成分と無機物フィラーを所定組成量比となるように秤量・混合し、さらに有機 ビヒクルを加え、ガラスーセラミックペーストを作成する。

【0030】このペーストをドクターブレード法で10 0~200μmのガラスーセラミックテープを作成する。

【0031】次に、このテープ部材を複数又は1つの多層回路基板が抽出できる寸法に裁断してガラスーセラミックのグリーンシート部材を作成する。

【0032】次に、絶縁層2aに対応するグリーンシート部材に、ビアホール導体が形成される位置にスルーホールをパンチング加工を行う。この時、スルーホールの穴径は $80\sim230\mu$ mである。具体的にはグリーンシート部材の厚みをx、スルーホールの穴径をyとした時、y/x(穴径/厚比率: α 値)が $0.5\sim1.30$ 範囲になるように設定する。尚、絶縁層2b、2cに対応するグリーンシート部材についてもパンチング加工を行う。

【0033】次に、スクリーン印刷装置の印刷基準面に、敷紙を敷いて、該敷紙上に上述のスルーホールが形成されたグリーンシート部材を載置し、スクリーン印刷法によって導電性ペーストをスルーホールに充填する。また、スルーホールの充填が終了した後、導電性ペーストをもちいて内部配線3となる配線パターンをスクリーン印刷する。尚、導電性ペーストの粘度などの特性によっては、一回のスクリーン印刷工程でスルーホール内に導電性ペーストが充填し、且つグリーンシート上に内部配線3となる配線パターンを形成してもよい。

【0034】次に、前記敷紙から印刷を施したグリーンシート部材を剥離する。この時、スルーホールに完全に導電性ペーストが充填されていれば、敷紙上に導電性ペーストが残存するため、充填の良否を判別することができる。

【0035】次に、このグリーンシート部材を、所定回路パターンに応じて、複数枚(図では絶縁層2a、2b、2cの3枚)積層し、熱圧着を行い、未焼成の回路

基板本体 1 を作成する。

【0036】次に、未焼成の回路基板本体1を、1つの 多層回路基板が抽出できるように、プレス成型によりス ナップラインを形成する。

【0037】次に、未焼成の回路基板本体1を、大気雰囲気又は中性雰囲気で、約900℃で焼成する。尚、焼成工程は、グリーンシート部材を形成する絶縁ペースト中に加えられた有機ビヒクルや導電性ペースト中の有機ビヒクルを焼失される脱パイエ程と、グリーンシート部材の主成分であるガラスーセラミックの焼結反応及び内部配線3、ビアホール導体5を焼結反応を行う焼結工程から成る。これにより、焼結された回路基板本体1が完成する。

【0038】次に、回路基板本体1の一方又は両主面に Cu系導電性ペーストを用いて、所定表面配線4となる 配線パターンを印刷し、さらに乾燥する。

【0039】次に、表面配線4を形成した回路基板本体1を還元性雰囲気又は中性雰囲気で870℃以下の温度で焼成して、回路基板本体1に表面配線5を焼きつける。

【0040】さらに、必要に応じて、電子部品6を回路 基板本体1の表面配線4上に搭載し、スナップラインに 沿って分割して、多層回路基板10を抽出する。

【0041】尚、上述の実施例において、内部配線3、ビアホール導体5と表面配線4とが同一条件で焼成可能な場合、例えば、内部配線3、ビアホール導体5と表面配線4とが共に、Ag系導体(Ag単体、又はAgーPdのようなAg合金)、Cu系導体などの場合には、焼結工程を表面配線4の配線パターンを形成した後の1回にすることができる。またスナップラインに沿って分割する工程を電子部品6の搭載前にするなど、工程順序を変えることが可能である。

【0042】本発明は、ビアホール導体5の表面部分での凹みが形成されないように、内部配線3及びビアホール導体5を形成する導電性ペーストを厳密に管理することが重要である。

【0043】この導電性ペーストは、導電性粉末と、無機バインダーと、主に有機バインダーと有機溶剤からなる有機ビヒクルとを均質混練して作成される。

【0044】導電性粉末は、Au、Ag、Cu及びその合金などの低抵抗の金属材料が用いることができるが、コストや焼成雰囲気を考慮して、Ag系の導電性粉末を用いることが望ましい。このAg系導電性粉末の平均粒径 $3\sim8\mu$ mである。

【0045】無機バインダーは、屈伏点が700~87 0℃のホウ珪酸系ガラスフリットやβー石英固溶体などが用いられる。この無機パインダーによって、絶縁層2a~2cのガラスーセラミック材料の焼結挙動を近時させることができ、焼結後に導電性粉末間の均一に分散され、導電性粉末を強固を接合させるとともに、絶縁層2 $a \sim 2 c$ と導体との間で一定の接合強度を得るものである。

【0046】有機ビヒクルを構成する有機バインダーは、導電性ペースト中における導電性粉末及び無機バインダーを均質に分散させ、また焼成されるまでの配線パターンを印刷形状を維持させるものであり、例えば、重量平均分子量が7.2×10⁴~2.1×10⁵のエチルセルロースなどが用いられる。

【0047】有機ビヒクルを構成する有機溶剤は、有機パインダーとともに、導電性ペーストの粘度を所定粘度に制御して、印刷性の向上させるものであり、例えば2.2.4ートリメチルー1.3ーペンタンジオールモノイソブチレートが用いられる。尚、分散剤として、例えばポリ燐酸エステルが添加される。尚、有機パインダーは、有機ビヒクル中の3~5wt%と設定する。

【0048】ここで、重要なことは、導電性ペーストの 粘度を、ずり速度1で2600~3800ポイズ、ずり 速度5で1050~1350ポイズにする調整すること である。

【0049】このような導電性ペーストを用いて、ビアホール導体5を形成するために、スルーホール内に充填すれば、導電性ペーストの粘度を適正化することができるため、導電性ペーストをスルーホールに充填し、敷紙からシート部材を剥離した時に、敷紙側に取られるペー

スト量を極小化させることができ、内部配線3との導通 を良好にすることができる。

【 O O 5 O 】また、長期保存性、スクリーンメッシュの 通過性が向上して、印刷精度が向上する。

【0051】(実験1)本発明者らは、導電性粉末としてAg粉末を、無機バインダーとしてホウ珪酸系ガラスフリットを、有機ビヒクル中の有機バインダーとしてエチルセルロースを、有機ビヒクル中の溶剤として2.

2. 4ートリメチルー1. 3ーペンタンジオールモノイソブチレートを、有機ビヒクル中の分散剤としてポリ燐酸エステルを、夫々表1に示す含有量で、導電性ペースト試料を作成し、そのずり速度1及びずり速度5の粘度を測定して、厚み180μmのシート部材上に所定内部配線3のパターンを形成して、上述の製造方法で多層回路基板1を作成し、ビアホール導体5の断線の有無、導電性ペーストを3カ月間放置して、導電性粉末成分の沈降状態及びビアホール導体周囲のニジミ状況を確認した

【0052】尚、ずり速度1及びずり速度5の粘度は、 東機産業製VISCOINC EC型粘度計を用いて測 定し、ビアホール導体5の断線の有無は、任意の電極間 を4端子法により100ポイント測定した。

[0053]

【表 1】

The Comment of the Co										
試料番号			• 1	2	3	* 4	* 5	* 6	7	8
配合比率 重量%	導電性粉末 (Ag)		80.5	80.5	81. 2	83. 6	81.9	84.5	83.6	85. 3
	無機パインダー (ガラス)		3. 4	3.5	3. 5	3. 9	3. 6	3.6	3. 6	3.6
	有機ビヒクル	エチルセルロース(N-14)								0.6
		エチルセルロース(N-100)		0. 9	0.8	0.7	0. 7	0.5	0.6	
		エチルセルロース (N-200)	0. 8							
		有機溶剤	15. 8	15. 1	14.5	11.2	13. 8	11.4	12. 1	10.6
		分散剤				0.6				
粘度	ずり速度1の粘度		4100	3800	2550	2200	3200	2650	2850	2910
	ずり速度5の粘度		1280	1190	1210	1220	1450	1005	1254	1236
評価	導通不良の有無		無	無	無	無	有	無	無	無
	3カ月後の印刷性		劣	良	良	劣	良	劣	良	良
	ピアホール 周囲のこりミ 有無		無	無	無	無	無	有	無	無
	総合評価			0	0 -	×	×	×	0	0

*印は、本発明の範囲外である。

【0054】その結果、試料番号1では、ずり速度1の 粘度が4100と高いため、3カ月間の放置により固形 成分(導電性粉末及び無機バインダー)の沈降現象が発 生してしまい、長期保管に適したペーストが達成できない。

【0055】試料番号4では、ずり速度1の粘度が25

50と低いため、3カ月間の放置により固形成分の沈降 現象が発生してしまい、長期保管に適したペーストが達 成できない。

【0056】また、試料番号5では、ずり速度5の粘度が1450と高いため、ビアホール導体を印刷して、グリーンシートを敷紙から剥離する際に、充填された多量の導電性ペーストが取られてしまい、ビアホール導体の開口部に凹みが発生してしまい、これにより導通不良が発生してしまう。

【0057】また、試料番号6では、ずり速度5の粘度が1005と低いため、ビアホール導体の周囲に二ジミが発生してしまう。また、3カ月間の放置後の印刷においても印刷の精度が劣化したままである。

【0058】以上のように、ビアホールとなるスルーホールに充填する導電性ペーストとして、ずり速度1の粘度を2600~4200ポイズ、且つずり速度5の粘度を1050~1350ポイズにすることにより、スルーホールに充填された導電性ペーストの上部開口に凹みが発生せず、また、ビアホール導体の周囲にもニジミが発生せず、内部配線3や表面配線4との良好な導通が達成できる。

【0059】また、3カ月放置後の印刷によって、良好な印刷性が可能となる長期保存に適した導電性ペーストとなり、生産性が大幅に向上する。

【0060】尚、本発明において、グリーンシート部材に、内部配線及びビアホール導体を形成するための導電性ペーストのずり速度1及びずり速度5の粘度がが極め

て重要であって、有機ビヒクルとして、所定粘度の範囲が維持できれば、その他に消泡剤などを添加してもよいし、その他のペースト、即ちグリーンシート部材を形成する絶縁ペーストや表面配線を形成する導電性ペーストの組成物や、多層回路基板の構造、製造工程などは種々の変更が可能である。

[0061]

【発明の効果】以上のように、本発明によれば、少なくともピアホール導体となる導電性ペーストがずり速度1が2600~4200ボイズであり、ずり速度5が1050~1350ボイズとなっているため、多層回路基板中のピアホール導体の導通不良のない多層回路基板が実現できる。また、導電性ペーストの混練状態が安定し、長期保存に適し、また印刷性の向上が達成できる。

【図面の簡単な説明】

【図1】本発明の多層回路基板の断面構造を示す図である。

【符号の説明】

1 · · 回路基板本体

2・・基板本体

2a、2b、2c・・・シート

3・・・内部配線

4・・・表面配線

5・・・ビアホール導体

6・・・電子部品

10・・多層回路基板

【図1】

